TSMC рассказала об особенностях нынешних и будущих техпроцессов производства чипов
Компания TSMC поделилась свежей информацией о своих передовых технологиях производства чипов. Во время проведения 2021 Online Technology Symposium вице-президент TSMC по исследованиям и разработке доктор Ю Джиер Мии рассказал о техпроцессах N6, N5, N4 и N3.
В начале выступления доктор Ю Джиер Мии сообщил, что в 2020 году TSMC увеличила свои расходы на исследования и разработки и расширила численность персонала до рекордного уровня. С тех пор, как в 2018 году компания представила 7-нм техпроцесс, она произвела более миллиарда чипов на базе этого техпроцесса. Этот технологический процесс стал ключевым для AMD, и это позволило TSMC увеличить свою долю рынка по сравнению с более крупной корпорацией Intel.
Комментируя технологический узел N6, д-р Мии отметил, что этот процесс повышает плотность логических компонентов на 18% по сравнению с процессом N7. Он также заявил, что к концу этого года на технологию N6 будет приходиться примерно половина объема производства N7. При плотность дефектов для N6 соответствует показателям N7, а использование EUV литографии позволяет TSMC сократить время производства. Сокращение времени производства является ключевым достижением для TSMC. Дело в том, что время производство увеличивалось при переходе производства с технологий 14 и 16 нм на 10 и 7 нм. Несмотря на то, что технология N6 повышает плотность размещения компонентов и ускоряет производство по сравнению с N7, она классифицируется как «подпроцесс» N7 из-за схожих правил проектирования.
Доктор Ю Джиер Мии также заявил, что 3-нанометровая технология улучшит энергопотребление или производительность чипов по сравнению с первым поколением семейства N5, которое уже запущено в массовое производство. За этим процессом последует N4, который позволит уменьшить размеры кристаллов на 6% меньше, улучшить показатели энергопотребления и производительности, а также потребует меньше масок в процессе производства. Рисковое производство на базе нового узла N4 начнется в третьем квартале этого года.
Дополнительно д-р Мии упомянул о технологии нанолистовых транзисторов (но не связал е' напрямую с 2-нм техпроцессом), которая может стать самым значительным производственным скачком TSMC за последние годы. Он отметил, что в таких транзисторах удалось реализовать более жесткий контроль порогового напряжения (Vt) - вариации Vt снижены более чем на 15% по сравнению с лучшими транзисторами на базе технологии FinFET.
