Western Digital завершила разработку 112-слойной 3D NAND
Производители памяти 3D NAND продолжают рваться вверх, выпуская чипы с постоянно растущим числом слоев. Это позволяет экономить место на кристалле, не жертвуя емкостью микросхем. Первыми рубеж в 100 слоев покорили Samsung и SK Hynix, а сегодня их догнала Western Digital.
Компания Western Digital сообщила, что она совместно со своим партнером японской компанией Kioxia (ранее Toshiba Memory) завершили разработку 112-слойной памяти 3D NAND, которая в определении партнеров относится к пятому поколению памяти BiCS (BiCS5). Также компании приступили к опытному производству микросхем нового поколения в виде 512-Гбит чипов с записью трех бит в каждую ячейку или TLC.
К сожалению, массовое производство микросхем памяти BiCS5 компании начнут только во второй половине текущего года, что превращает Western Digital и Kioxia в догоняющих. Так, компания Samsung начала выпуск 100(+)-слойных микросхем 3D NAND объемом 256 Гбит летом прошлого года, а компания SK Hynix начала поставки образцов 128-слойной памяти TLC объемом 1 Тбит в ноябре. Компания Western Digital также собирается выпускать в поколении BiCS5 1,33-Тбит микросхемы, но это произойдет очень нескоро.
Интересно, что ранее в этой тройке аутсайдером была SK Hynix. Теперь на ее место опустились Western Digital и Kioxia. Поскольку Western Digital является ведомой в партнерстве с японцами, можно предположить, что у Kioxia что-то пошло не так.
Есть еще один интересный момент, на который пока нет ответа. Разработчик не уточняет, каким образом он создает 112 слоев в чипах BiCS5. Компания Samsung, напомним, 100(+) слоев в кристалле будущей 3D NAND создает в одном производственном цикле. Компания SK Hynix, исходя из того, что ей удалось вырваться вперед, 128-слойную память может собирать из двух 64-слойных (или 72-слойных, если брать с запасом на брак) микросхем. Поэтому Western Digital либо создает 112-слоев сразу, как Samsung, что объясняет ее задержку, либо спаивает новый чип из двух 64-слойных кристаллов 3D NAND с потерей пограничных слоев.
Принцип сборки многослойной 3D NAND из двух кристаллов 3D NAND с меньшим числом слоев
В любом случае, Western Digital и Kioxia в лице 112-слойных микросхем начнут выпускать плотную 512-Гбит память на меньшем участке кремниевой пластины, что снизит себестоимость производства (с каждой пластины будет выходить на 40 % больше емкости). Дополнительно компания обещает рост скорости ввода/вывода на 50 %. Память с записью четырех бит в ячейку также выйдет в 112-слойном исполнении, но какой будет ее емкость, компания пока не сообщает.
В заключение добавим, что компании Intel и Micron преодолеют рубеж в 100 слоев 3D NAND тоже в этом году. При этом каждая из них обещает 144-слойные микросхемы, что наводит на мысль о спайках кристаллов, а не о непрерывном цикле производства.
